### (19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-354628

(43)公開日 平成11年(1999)12月24日

L

(51) Int.Cl.<sup>6</sup>

識別配号

FΙ

H01L 21/76

27/108 21/8242 H01L 21/76

27/10

681D

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号

特願平10-159098

(22)出願日

平成10年(1998) 6月8日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 酒井 舞子

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 山下 朋弘

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 井上 靖朗

東京都千代田区丸の内二丁目2番3号 三


菱電機株式会社内

(74)代理人 弁理士 吉田 茂明 (外2名)

#### (54) 【発明の名称】 集積回路中の素子分離領域の形成方法

## (57)【要約】

【課題】 微小な構による索子分離領域の形成時に生じ 易い空隙に、基板に直接接触しない方法でポリシリコる。 と埋め込み、熱酸化して平坦な分離酸化膜を形成する。 と解決手段】 半導体基板に酸化膜と窒化膜とを形成し、その一部を開口して基板をエッチングして溝を形成し、その上に埋め込み酸化膜を堆積する。エッチバックとCMP法とによめり窒化膜上の埋め込み酸化膜を除去して平坦化し、このはとき現れる空隙を覆うように非単結晶シリコン膜を形成しまりように非単結晶シリコン膜を形成とさる。そしてエッチバックして窒化膜上の酸化させる。そしてエッチバックして窒化膜上の酸化度を除去し、窒化膜を除去し、イオン注入をして活性領域を形成する。次に、埋め込み酸化膜に側壁を形成して火膜を形成する。次に、埋め込み酸化膜に側壁を形成して、埋め込み酸化膜に側壁を形成して、地域を除去して表面を平坦化する。



1:半導体基板

31: 便壁

2,42: 熱酸化膜

41:非単結晶半導体膜

11:埋め込み酸化膜

90: 溝

20

【特許請求の範囲】

【請求項1】 表面を有する半導体基板内に、前記表面に開口する溝を形成する第1の工程と、

1

前記溝内を埋め込み、かつ前記表面から突出する埋め込み酸化膜を形成する第2の工程と、

前記埋め込み酸化膜の表面に非単結晶半導体膜を形成 し、これを熱酸化して第1の熱酸化膜を形成する第3の 工程と、

前記半導体基板の前記表面のうち、前記溝が形成されていない部分に第2の熱酸化膜を介してイオン注入を行う第4の工程と、

前記第2の熱酸化膜を除去し、前記埋め込み酸化膜及び 前記第1熱酸化膜の表面を平坦化する第5の工程とを備 える、集積回路中の素子分離領域の形成方法。

【請求項2】 前配第2の熱酸化膜は前記第1の工程に おいて前記溝の形成に先立って前配半導体基板の前記表 面に形成され、

前記第1の熱酸化膜は、前記第4の工程において前記イオン注入に先だって、前記溝が形成されていない前記部分において除去される、請求項1記載の集積回路中の素子分離領域の形成方法。

【請求項3】 前記第4の工程の後、前記第5の工程の前に、

前記埋め込み酸化膜のうち、前記第2の熱酸化膜よりも 突出する部分の側面に側壁を形成する、請求項2記載の 集積回路中の素子分離領域の形成方法。

【請求項4】 前記第2の熱酸化膜は、前記第3の工程において前記第1の熱酸化膜を形成する際に、前記半導体基板が酸化されて形成される、請求項1記載の集積回路中の素子分離領域の形成方法。

【請求項5】 前配第3の工程において、前記埋め込み酸化膜の側面にも前記非単結晶半導体膜を形成する、請求項4記載の集積回路中の素子分離領域の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路中に形成される溝型の素子分離領域に関する。

[0002]

【従来の技術】集積回路内部において、各案子が互いに 電気的干渉を起こさないよう、素子分離領域を形成して 個々の案子を完全に独立させる必要がある。このような 索子分離領域を形成する方法の一つとして、トレンチ分 離法が広く知られており、数々の改良法も考案されてい

【0003】ここでいうトレンチ分離法とは、基板にトレンチ(溝)を形成し、このトレンチの内部に絶縁物を充填して素子分離するという方法のことである。従来のLOCOS法などでみられたパーズビークがほとんど発生しないため、素子分離領域を狭くかつ深く形成でき、半導体集積回路をさらに微細化する上で不可欠な素子分

離方法となっている。

【0004】このトレンチ分離法による従来の微小な素子分離領域の形成方法を図4に示す。まず、熱酸化法によりシリコン基板1の表面にシリコン酸化膜2を形成し、次にCVD法によりシリコン窒化膜3を堆積させる。シリコン酸化膜2はシリコン窒化膜3形成により生じる基板1へのストレスを緩和する。そして写真製版パターンをマスクとして、シリコン窒化膜3、シリコン酸化膜2の順にパターニングし、更に基板1をエッチングしてトレンチ90を形成する。この状態を表わしたのが図4(a)である。

【0005】次に熱酸化法でトレンチ90の内壁にシリコン酸化膜10を形成する。ここで、内壁に形成されたシリコン酸化膜10はトレンチ90の上部と底部の角部分を丸めるための役割を持つ。上部の角部分を丸めておかないと逆ナロウチャネル効果(後述)が発生し易くなる。また底部の角部分を丸めておかないと、後にトレスを見かれた。となり、結晶欠陥が発生しやする。したがって、デバイス特性に悪影響を及ぼすおそれが生じるからである。なお、角部分を丸めるにはCVD法のように堆積する方法では困難で、熱酸化法によりであるになり、シリコン酸化膜2の増厚を防ぎ、分離領域として所望されるトレンチ90の幅についてのマスク変換差を小さくするという機能を果たす。

【0006】以上のようにして得られた構造の上面(シリコン酸化膜10、シリコン窒化膜3の上面及び壁面を含む)に対し、CVD法、例えば減圧CVD法により埋め込み酸化膜11を堆積する。ここで埋め込み酸化膜11は、トレンチ90を埋め込む絶縁材料としての役割を持つ

【0007】この際、シリコン窒化膜3の上部にも埋め 込み酸化膜11を堆積してしまう。これは後のエッチバ ック処理とСMP処理とによって除去する。このプロセ スにおいて、シリコン酸化膜10、シリコン窒化膜3に 徐々に埋め込み酸化膜11が堆積していく。この際、埋 め込み酸化膜11の堆積される初期には、トレンチ90 の中央部では、埋め込み酸化膜11の表面が凹んでい る。埋め込み酸化膜11の堆積が続いて、シリコン窒化 膜3の位置する高さ程度にまでなっても、トレンチ90 の中央部での埋め込み酸化膜11の凹みは残っている。 トレンチ90の幅が狭い場合、他の平坦な部分に比べ、 凹み部分にはCVDガスが入りにくいことから、その上 部で橋が架かるように埋め込み酸化膜11が堆積する。 そして更に埋め込み酸化膜11が堆積し、未堆積部分で ある空隙(以下「シーム」と呼ぶ。) 21がトレンチ9 0の上方に存在したまま、シリコン室化膜3の上部にも 50 埋め込み酸化膜11が充分堆積して、埋め込み酸化膜1

1の堆積を終了する(図4(b))。

【0008】一般にCVD法を用いた場合、幅の広いトレンチを埋めると埋め込み酸化膜11の表面はトレンチの形状を反映して凹部を呈する。この凹部はトレンチの 幅が広いため、その凹み部分に平坦性を有する。また、この平坦性を有する凹部の埋め込み酸化膜11の表面の高さは、トレンチの底から埋め込み酸化膜11の膜厚分だけ高い。この埋め込み酸化膜11の膜厚は、例えば活性領域の窒化膜の表面の高さとほぼ一致する程度である。一方、幅の微細なトレンチを埋めると埋め込み酸化 10膜11の表面での凹部は、上述のトレンチ90の場合のように堆積過程でシーム21へと変化してしまいやすいので、堆積完了後の埋め込み酸化膜11の表面は図4

(b)に示すようにわずかな落ち込み部分91を呈するか、または落ち込まないことも多い。またこの場合は、埋め込み酸化膜11の表面の高さは活性領域の窒化膜3表面の高さより埋め込み酸化膜11の膜厚分だけ高くなる(例えばトレンチ90)。減圧CVD法以外の埋め込み酸化膜形成に用いられるCVD法として、High Density Plasma enhanced CVD法(HDPCVD法)等もある。HDPCVD法の場合、減圧CVD法よりもシーム21は発生しにくいが、やはりある程度は発生してしまう。

【0009】次に、トレンチ90を埋める埋め込み酸化膜11の表面を、2段階の処理で平坦化する。まずトレンチ90の直上部及び活性領域以外の部分にレジストを形成する。具体的には例えば、内部に埋め込まれた埋め込み酸化膜11の表面が平坦性を有する凹部を呈し、その表面の高さが活性領域の窒化膜3の表面の高さとほぼ一致する程度の幅が広いトレンチ(図示せず)が存在した場合、その開口部及び近傍において、埋め込み酸化膜11の表面をレジストで覆う。

【0010】そしてトレンチ90の直上部や活性領域の上でドライエッチングによるエッチバックを行い、この領域における埋め込み酸化膜11を除去して窒化膜3を 露呈させる(これを第1の平坦化と仮称する)。この後レジストを除去しておく。

【0011】レジストを上記のように形成したのは、幅が広いトレンチを埋め込む埋め込み酸化膜11が第1の平坦化で除去されないようにパターニングされるべきだからである。つまりレジストパターンのアライメントがずれた場合を考慮して、上記のように幅が広いトレンチの開口よりも若干広めに(アライメントマージン相当程度)レジストを形成する事が望ましい。しかしこのトレンチの開口よりも広がったレジストにより、活性領域のうちこのトレンチの開口との境界近傍では、第1の平坦化によっては除去されない埋め込み酸化膜11が存在する場合もある。

【0012】これを除去するため、第1の平坦化に続いて第2の平坦化を行なう。具体的にはシリコン窒化膜3

1/m-1-11 00402

4

をストッパとするCMP法により、ほぼシリコン窒化膜3の位置する高さ程度にまで、残存した埋め込み酸化膜11を除去する。これによりシリコン窒化膜3の上部には埋め込み酸化膜11が残存せず、第1の平坦化の際に用いられたレジストの境界近傍での埋め込み酸化膜11の段差が除去される。

【0013】但し、正確にいえば埋め込み酸化膜11の 表面はシリコン室化膜3の表面よりも下方に(基板1側 に)若干退く。ここまでの状態を表わしたのが図4

(c) である。先述のようにシーム21はおおむねシリコン窒化膜3の位置する高さに発生するので、このときに表面に現れる。

【0014】CMP法を用いれば、表面を高精度に平坦 化でき、しかもシリコン窒化膜はシリコン酸化膜に比べ 研磨速度が遅いことが知られている(参照文献: "Comp arative Evaluation of Gap-Fill Dielectrics in Shal low Trench Isolation for Sub-0.25 μm Technologie s" S. Nag et al. IEEE IEDM 1996 pp. 841-844)。よっ て、シリコン窒化膜3上の埋め込み酸化膜11が研磨に 20 より完全に除去されると予測される時間よりも若干長め に研磨しておけば、シリコン窒化膜は少し研磨されるだ けでありストッパとしての役割を果たせることになる。 【0015】次に、熱りん酸を用いたウェットエッチン グによりシリコン窒化膜3を選択的に除去する。そし て、基板1上に残ったシリコン酸化膜2を犠牲酸化膜と してイオン注入し、基板1中に不純物層を形成する(図 4 (d))。ここでいう犠牲酸化膜とは、素子の形成さ れる活性領域にイオン注入時のダメージを残留させない ために表面を保護する目的で形成される酸化膜のことで

【0016】図4(d)に示されるまでの工程によって得られた構成の上面に、CVD法により酸化膜を形成し、エッチングを部分的に施すことにより、図4(e)に示すように埋め込み酸化膜2の両側面に酸化膜の側壁31を形成する。このときにシーム21にも酸化膜32が形成される。そして、犠牲酸化膜2をフッ酸により除去し、同時に埋め込み酸化膜11もフッ酸によりある程度除去されて平坦化され、トレンチ分離領域を完成させる(図4(f))。基板1へのダメージを与えたくないのでドライエッチングを採用することは望ましくない。【0017】側壁31が形成されていたので、フッ酸を用いたエッチングが等方性を有していても、トレンチ90の開口近辺のエッジ部分で埋め込み酸化膜11がエッ

[0018]

【発明が解決しようとする課題】しかしそれでも、一般にCVD法で形成された酸化膜は熱酸化法で形成された酸化膜よりもフッ酸によるエッチング速度が速い。熱酸化膜で形成されている犠牲酸化膜2をフッ酸で除去する50 際に、CVD法で形成された酸化膜の側壁31が除去さ

チングされて凹部ができることを軽減できる。

20

5

れ、さらに埋め込み酸化膜11のうち、溝90の開口エッジ付近もエッチングされて、基板表面よりもトレンチエッジが窪んでしまう。

【0019】一般にはCVD酸化膜のエッチング耐性を 熱酸化膜程度に高めるためには高温熱処理が有効であ る。

【0020】ただし、イオン注入後は不純物プロファイルを変化させてはならないため高温熱処理できず、イオン注入よりも後に形成される酸化膜31、32に対してアニールを行うことができない。よってトレンチ90を埋める埋め込み酸化膜11に対しては、図4(c)に示された工程以前に窒素雰囲気中でアニールを施してフッ酸に対して耐性を持たせ得るが、シーム21を埋める地膜32はCVD法により形成されただけで全く熱処理がかかっておらず、フッ酸によるエッチングに対し耐性が劣る。よって、シリコン酸化膜2を除去する際に同時にこのシーム21に入り込んだ酸化膜32も除去されてしまう。すると、トレンチを用いた素子分離領域上にシーム21に起因する窪みが残ることになる。

【0021】ここで素子分離領域形成以外の素子形成プロセスを考えると、必ず導体による電極や配線の形成のプロセスが存在するが、全面に金属蒸着等したときに窪みがあるとこの窪みの中に導体材料が入り込み、配線や電極のパターン形成時に完全にエッチングできずシーム21の中に不必要な導体材料が残留してしまう。

【0022】ここで例えば、図4(f)に示すように、トレンチにより分離された活性領域間をまたぐ配線51 があり、このような活性領域間をまたぐ配線が、図4

(f)の紙面に平行ないくつかの他の面に互いに独立して存在したと考える。本来はこれらの配線は互いに絶縁 30 されているはずであるのに、この窪みに残留した配線材料が図4(f)紙面に垂直方向に線状に伸びているので、これらの配線が接続されてショートしてしまう。

【0023】このようなショートを生じさせないようにするには、シーム21の発生をなくせばよい。そのためにはトレンチ90の幅を大きくし、トレンチに充分な埋め込みがなされるようにすればよい。ところが、それではさらなる微細化は望めない。

【0024】そこで、たとえシームが発生してもそのシームへの埋め込みを行なうことが望まれる。このような技術については、例えば特開昭63-197355号公報に開示されており、埋め込み酸化膜を基板の表面よりも下までエッチバックし、トレンチ上部には多結晶シリコンを埋め込み、この多結晶シリコンを酸化させてシームへの埋め込みを行なっている。

【0025】しかし、この技術では、トレンチ上部を埋め込む多結晶シリコンがシリコン基板表面に直接に接触するので、トレンチ近傍において接合リーク電流が発生し易くなる。

【0026】そこで本発明では、単結晶でないシリコン

を用い、これが直接に基板に接触しないようにしつつシ

[0027]

【課題を解決するための手段】この発明のうち請求項1にかかるものは、表面を有する半導体基板内に、前記表面に開口する溝を形成する第1の工程と、前記溝内を埋め込み、かつ前記表面から突出する埋め込み酸化膜を形成する第2の工程と、前記埋め込み酸化膜の表面に非単結晶半導体膜を形成し、これを熱酸化して第1の熱酸化膜を形成する第3の工程と、前記半導体基板の前記表面のうち、前記溝が形成されていない部分に第2の熱酸化膜を介してイオン注入を行う第4の工程と、前記第2の熱酸化膜を除去し、前記埋め込み酸化膜及び前記第1熱酸化膜の表面を平坦化する第5の工程とを備える、集積回路中の素子分離領域の形成方法である。

ームの埋め込みを行なうことを目的とする。

【0028】この発明のうち請求項2にかかるものは、前記第2の熱酸化膜は前記第1の工程において前記溝の形成に先立って前記半導体基板の前記表面に形成され、前記第1の熱酸化膜は、前記第4の工程において前記イオン注入に先だって、前記溝が形成されていない前記部分において除去される、請求項1記載の集積回路中の素子分雕領域の形成方法である。

【0029】この発明のうち請求項3にかかるものは、前記第4の工程の後、前記第5の工程の前に、前記埋め込み酸化膜のうち、前記第2の熱酸化膜よりも突出する部分の側面に側壁を形成する、請求項2記載の集積回路中の案子分離領域の形成方法である。

【0030】この発明のうち請求項4にかかるものは、前記第2の熱酸化膜は、前記第3の工程において前記第1の熱酸化膜を形成する際に、前記半導体基板が酸化されて形成される、請求項1記載の集積回路中の素子分離領域の形成方法である。

【0031】この発明のうち請求項5にかかるものは、前記第3の工程において、前記埋め込み酸化膜の側面にも前記非単結晶半導体膜を形成する、請求項4記載の集積回路中の素子分離領域の形成方法である。

[0032]

【発明の実施の形態】実施の形態1. 図1に本発明の実施の形態1にかかる、集積回路中の素子分離領域形成方法を示す。図1(a)は図4(b)と同じ状態であり、ここまでは「従来の技術」に述べた手法で実現できる。以下に、寸法の具体的数値を上げてもう一度はじめからプロセスについて概説する。

【0033】まず、基板1上に熱酸化によりシリコン酸化膜2を5~30nm程度、シリコン窒化膜3をCVD法により100~300nm程度の膜厚で順に形成する。次に写真製版パターンをマスクとして異方性エッチングにより素子分離領域のシリコン窒化膜3、シリコン酸化膜2を開口し、基板1を100~500nm程度の深さまでエッチングすることにより基板1内にトレンチ

90を形成する。

【0034】次に、熱酸化によって内壁酸化膜 10 を 5 ~ 5 0 n m程度形成し、滅圧 C V D 法により全面に埋め込み酸化膜 11 を 20 5 ~ 8 3 0 n m程度、すなわちシリコン酸化膜 2 の膜厚とシリコン窒化膜 3 の膜厚と形成した溝の深さとの合計に相当する量だけ堆積する。このときシーム 21 が発生してしまっているが、その発生位置はシリコン窒化膜 3 の位置と同程度の高さである。この状態が図 1 (a) で示されている。

【0035】次に、素子分離領域の上にレジストを形成し、ドライエッチングを用いたエッチバックでレジストに覆われていない部分の埋め込み酸化膜11の厚みを減じる、第1の平坦化をする。そして、レジストを除去した後、CMP法により第2の平坦化を行う。これによってシリコン窒化膜3上部に残留する埋め込み酸化膜11とシリコン窒化膜3の一部及びトレンチ内部の埋め込み酸化膜11を一部除去する。このときシーム21が平坦化された埋め込み酸化膜11の表面に現れる。つまり図4(c)で示されるように、埋め込み酸化膜11の上端が基板1の表面から突出した状態が得られる。

【0036】ここで、全面に多結晶シリコン膜41を5~50nm程度形成する。多結晶シリコンはアスペクト比の高いトレンチへの埋め込みが可能であることが知られており、シーム21が埋め込まれる。このとき完全に多結晶シリコンをシーム21に埋め込むために、予めシーム21の部分にわずかにフッ酸によるエッチングを施しておきシーム21を顕在化しておいてから多結晶シリコン膜41を形成するのも有効である。ここまでの状態が図1(b)である。

【0037】 続いて、熱処理により多結晶シリコン膜 4 1を完全に酸化させて酸化膜 4 2 を得る。この状態を表わしたのが図 1 (c) である。

【0038】そしてシーム21の中以外の酸化膜42をドライエッチングを用いたエッチバックを施して除去し、さらにシリコン窒化膜3を熱りん酸を用いたウェットエッチングにより除去する。そして、基板1上に残ったシリコン酸化膜2を犠牲酸化膜として、矢印で示されるイオン注入を行ない、基板1中に不純物層を形成する。ここまでの状態を表わしたのが図1(d)である。

【0039】続いて、犠牲酸化膜としての役割を終えたシリコン酸化膜2をフッ酸で除去する際にトレンチ表面のエッジ部分が落ち込まないようにするため、図1

(d) までの工程で得られた構造の全面にCVD法により酸化膜を形成し、エッチングを部分的に施すことにより、図1(e)に示すように埋め込み酸化膜2の両側面に側壁31を形成する。

【0040】そして、シリコン酸化膜2をフッ酸により除去し、同時にトレンチ部分の埋め込み酸化膜11、酸化膜42、側壁31もフッ酸により一部除去されてある程度平坦化され、トレンチによる素子分離を完成させ

る。

【0041】本実施の形態によれば、シーム21を埋め込む酸化膜42はCVDによって形成された多結晶シリコンを熱酸化して得られたものであるので、CVD法によって形成されて熱処理を受けないままシーム21を埋め込む従来の酸化膜32と比較して、フッ酸に対する耐性は高い。よってシリコン酸化膜2をフッ酸により除去しても、埋め込み酸化膜11のシーム21に起因するへこみは生じない。よって素子分離領域の幅を狭くして集積度をより高めても、この上に形成される配線にはショートの問題が発生しない。また、多結晶シリコンは直接には基板に接触せず、接合リーク電流の問題を回避できる。

【0042】また、本実施の形態では、イオン注入後に 側壁31を形成するため、フッ酸によるエッチングの際 にトレンチに埋め込まれた埋め込み酸化膜11のエッジ 部分の落ち込みが少なく、より平坦な埋め込みが実現する。

【0043】なお、本実施の形態では多結晶シリコン膜 を用いてシーム21の処理を行なったが、熱酸化できる 膜であればよいので例えば非晶質シリコン膜等をシーム21の埋め込み処理に用いてもよい。

【0044】また、本実施の形態では素子分離領域のパターニングのマスクとして窒化膜と酸化膜の積層膜の場合を例にとったが、最上膜が窒化膜で最下膜が酸化膜であれば他の積層膜でもよい。

【0045】実施の形態2.図2に本発明の実施の形態2にかかる集積回路中の案子分離領域形成方法を示す。図2(a)は図4(b)と同じ状態であり、また図2(b)は図4(c)と同じ状態であり、ここまでは実施の形態1と同様、従来の技術で実現できるので説明は省略する。この段階で、平坦化された埋め込み酸化膜11の表面にシーム21が現れる。

【0046】ここで、実施の形態1と異なり先に熱りん酸を用いたウェットエッチングによりシリコン窒化膜3を除去する。そしてその後、全面に多結晶シリコン膜41を5~50nm程度形成する。この埋め込まれた多結晶シリコン膜41を後に熱処理してフッ酸への耐性を高めることで、シーム21を埋め込むのは実施の形態1と40同様である。また、このとき完全に多結晶シリコン膜41をシーム21の中に埋め込むために、予めシーム21の部分にわずかにフッ酸によるエッチングを施しておきシーム21を顕在化しておいてから多結晶シリコン膜41を形成するのも実施の形態1と同様、有効である。この状態が図2(c)である。

【0047】ここで、シリコン酸化膜2をストッパとした異方性エッチングを行ない、多結晶シリコン膜41を一部残して側壁を形成する。またこのとき、シーム21には多結晶シリコン膜41が埋め込まれたままとなって50 いる。この状態が図2(d)である。

10

【0048】次にシリコン酸化膜2をフッ酸を用いたエッチング処理により除去する(図2(e))。シリコン窒化膜3除去後のシリコン酸化膜2は膜厚がばらついており、これを犠牲酸化膜として採用すると活性領域の不純物プロファイルが場所により一定でなくなって素子特性に影響が出るからである。この際、多結晶シリコン膜41が埋め込み酸化膜11をその側面から保護しているので、埋め込み酸化膜11はその頂面が些か除去されることはあっても、トレンチ90の開口近辺で落ち込みが生じることはない。

【0049】次に新たに均一な厚さの犠牲酸化膜5を得るために熱酸化を施す。このときシーム21の中に埋め込まれた多結晶シリコン膜41と側壁を形成する多結晶シリコン膜41も同時に酸化され、酸化膜43が得られる。

【0050】そして図2(f)に矢印で示されるように イオン注入を行なって基板1中に不純物層を形成する。 【0051】続けて、フッ酸によるエッチング処理によ

って犠牲酸化膜5を除去し、同時にトレンチ部分の埋め 込み酸化膜11、酸化膜43もフッ酸により一部除去されてある程度平坦化され、トレンチによる素子分離を完成させる。この状態が図2(g)である。

【0052】本実施の形態によれば、実施の形態1と同様、埋め込み不良が発生した場合でも発生したシーム21には多結晶シリコン41を熱酸化させて得られた酸化膜43が堅固に埋め込まれているので、犠牲酸化膜5をフッ酸により除去する際にも従来のように窪みとして残るようなことはないのでショートの問題は発生しない。よって素子分離領域の幅を狭くして集積度をより高めても、この上に形成される配線にはショートの問題が発生しない。また、多結晶シリコンは直接には基板に接触せず、接合リーク電流の問題を回避できる。

【0053】なお、実施の形態1と同様、多結晶シリコン膜を用いてシーム21の処理を行なったが、熱酸化できる膜であればよいので例えば非晶質シリコン膜等をシーム21の埋め込み処理に用いてもよい。

【0054】また、実施の形態1と同様、素子分離領域のパターニングのマスクとして窒化膜と酸化膜の積層膜の場合を例にとったが、最上膜が窒化膜で最下膜が酸化膜であれば他の積層膜でもよい。

【0055】また、本実施の形態では、イオン注入時の 犠牲酸化膜を改めて形成していることにより、犠牲酸化 膜の膜厚のばらつきを抑えることができ、活性領域の不 純物プロファイルを一定にできることからトランジスタ のしきい値電圧などのばらつきも抑えられるという効果 もある。

【0056】また、本実施の形態では、犠牲酸化膜除去の際には多結晶シリコン膜41が熱酸化されてできた酸化膜43によって側壁が形成されているため、実施の形態1におけるCVD法で形成された側壁31と比べ、フ

ッ酸によるエッチングの際にトレンチに埋め込まれた酸 化膜のエッジ部分の落ち込みが少なく、さらに平坦な埋 め込みが実現する。このため、例えばソースとドレイン とゲートとがすべてトレンチのエッジ部分に接して作ら れるトランジスタにおいて、トレンチのへこんだエッジ 部分にまでゲート電極が延設し、設計値よりも大きなチャネル幅を持ってしまい、トランジスタのしきい値電圧 が設計値とは変わってしまうというような逆ナロウチャネル効果の問題も起こらない。

10 【0057】その他.以上が本発明の実施の形態であるが、このようなトレンチが用いられる場所の実際の集積回路の製作例を補足としてあげておく。図3は本発明の素子分離領域の形成方法を用いたDRAMメモリセルの製造方法の一例を示すものであり、以下に詳述する。

【0058】まず、先述の実施の形態のいずれかの方法 でシリコン基盤1にトレンチによる索子分離領域100 を形成する。次に、P型のウェル(図示せず)を形成 し、熱酸化法でゲート酸化膜を100オングストローム 程度、CVD法で多結晶シリコン膜(ゲート電極材)を 1000オングストローム程度の厚みで成膜する。次 に、写真製版により所定の領域にレジストを形成し、異 方性エッチングにより多結晶シリコン膜のパターニング を行なうことでゲート電極62を形成し、その後レジス トは除去する。次に、トレンチ部分及びゲート電極62 をマスクとしてAsを50keV、 $5\times10^{13}cm^{-2}$ の 条件でイオン注入し、N型層61(ソース、ドレイン領 域)を形成する。次にCVD法で全面に1000オング ストローム程度の膜厚を有する酸化膜を堆積し、このC VD法による酸化膜を異方性エッチングすることで側壁 酸化膜63を形成する。ここまでの状態を示したのが図 3 (a) である。

【0059】次に、層間絶縁膜71としてCVD法で全面に酸化膜を7000オングストローム程度堆積し、ビットラインコンタクトホールを所定の位置に開口する。次に、ビットライン配線材料として不純物を含有した多結晶シリコンを1000オングストローム程度、さらにタングステンシリサイド(WSi)を1000オングストローム程度、全面に堆積し、パターニングにより所定の領域にのみ配線することでビットライン72を形成する。ここまでの状態を示したのが図3(b)である。

【0060】次に、層間絶縁膜として再度、CVD法で全面に酸化膜を7000オングストローム程度堆積し、ストレージノードコンタクトホールを所定の位置に開口する。次に、キャパシタ下部の電極材料として不純物を含有した多結晶シリコンを8000オングストローム程度、全面に堆積し、パターニングにより所定の領域にのみ配置することでストレージノード81を形成する。ここまでの状態を示したのが図3(c)である。

【0061】次に、キャパシタ誘電膜82としてCVD 50 法でシリコンオキシナイトライド(SiON)膜を70 (7)

特開平11-354628 12

11

オングストローム程度堆積し、キャパシタ上部電極83 としてCVD法で不純物を含有した多結晶シリコンを500オングストローム程度堆積してセルプレートを形成しパターニングにより所定の領域にのみ配置する。ここまでの状態を示したのが図3(d)である。

【0062】これでDRAMデバイスのセル部は完成するがこの後、周辺回路と接続、配線される。

【0063】本例に挙げたようなDRAMデバイスをはじめ高度に集積化されるデバイスにおいては分離幅の狭い素子分離法としてトレンチ分離法は不可欠であるが、本発明を用いてこれを製造し完全に平坦化を行なうことで、ウェハ面内で素子分離膜の形状が均一なものとなる。このことは、図3(d)に示したようなメモリセルを多数配置するDRAMデバイスにおいて、メモリセルごとの素子特性のばらつきを防止できることを意味し、結果としてデバイスの安定動作と高歩留まりが達成される。

#### [0064]

【発明の効果】この発明のうち請求項1にかかる集積回路の素子分離領域の形成方法によれば、微小な構に対して埋め込み酸化膜が充分に埋め込めず、埋め込み酸化膜の上面に凹部が発生しても、そこには非単結晶半導体膜を熱酸化させた第1の熱酸化膜が堅固に埋め込まれる。よって、埋め込み酸化膜の上面の平坦性が損なわれることがなく、埋め込み酸化膜の上面に敷設される配線のパターニングの不良も回避できるので、素子分離領域の幅を狭くして集積度をより高めることができる。また第2の熱酸化膜の存在により、非単結晶半導体膜は直接には基板に接触せず、接合リーク電流の問題を回避できる。

【0065】この発明のうち請求項2にかかる集積回路の素子分離領域の形成方法によれば、犠牲酸化膜として機能する第2の熱酸化膜を第1の熱酸化膜に先行して形

成するものの、第1の熱酸化膜はイオン注入の際の妨げ となることがない。

【0066】この発明のうち請求項3にかかる集積回路の素子分離領域の形成方法によれば、第5の工程において第2の熱酸化膜の除去に用いられるエッチャントが埋め込み酸化膜をその側面からエッチングすることが軽減され、埋め込み酸化膜の上面の平坦性が損なわれることがない。

【0067】この発明のうち請求項4にかかる集積回路 10 の素子分離領域の形成方法によれば、第1の熱酸化膜と 第2の熱酸化膜を同時に形成することができる。

【0068】この発明のうち請求項5にかかる集積回路の素子分離領域の形成方法によれば、埋め込み酸化膜の側面にも第3の工程において第1の熱酸化膜が形成されるので、第5の工程において第2の熱酸化膜の除去に用いられるエッチャントが埋め込み酸化膜をその側面からエッチングすることが回避され、埋め込み酸化膜の上面の平坦性が損なわれることがない。

【図面の簡単な説明】

7 【図1】 本発明の実施の形態1の方法の各段階を示した図である。

【図2】 本発明の実施の形態2の方法の各段階を示した図である。


【図3】 本発明の実施の形態1および2を適用する場所のその後の工程を示した図である。

【図4】 従来の技術の方法の各段階を示した図である

【符号の説明】

1 半導体基板、2,5,42 シリコン酸化膜、3 30 シリコン窒化膜、11埋め込み酸化膜、21 シーム、 31 側壁、41 非単結晶シリコン膜。


【図4】




# **BEST AVAILABLE COPY**

(8)

特開平11-354628



[図2]



5.43: 熟酸化膜

1:半導体基板

31:側壁

2,42: 熟酸化膜

41: 非単結晶半導体膜

11:埋め込み酸化膜

90:溝

【図3】

